(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公開番号

特開平8-274282

(43)公開日 平成8年(1996)10月18日


(51) Int.CL\* 機別配号 庁 I 技術投示箇所 H O 1 L 27/115 H O 1 L 27/10 4 3 4 21/8247 29/788 29/792

#### 審査請求 未請求 請求項の数12 OL (全 14 頁)

(21) 出願番号	<b>特顯平7-106679</b>	(71)出職人	000002185
		40	ソニー株式会社
(22) 祖順日	平成7年(1995)4月28日		東京都品川区北品川6丁目7番35号
4 F	,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,	(72)発明者	<b>补 业</b>
Art a S. Amer May Balt viscostal stella httl	40 milwin 17 40 4	(.0,)2,314	
(31) 優先権主張番号	特膜平7-15424	1	北京都品川区北岛川6丁目7得35号 ソニ
(32) 延先日	平7(1996)2月1日		一株式会社内
(33) 催先椒主張锅	日本 (JP)	(72)発明者	山岸 万千雄
			東京都品川区北品川6丁目7番35号 ソニ
		ŧ,	一族式会社内
:•		(74)代舰人	<b>弁型士 佐藤 隆久</b>

#### (54) [発明の名称] 不揮発性半導体メモリ装置 (57) [要約]

【目的】ウィンドウの小さい不揮発性多値メモリの記憶保持特性、書換え回数、および実質的収率を向上さることが可能な不揮発性半降体メモリ装置を実現する。【構成】多値を記憶可能な多値記憶セル2と、そ3多に100円の最近100円の異なる記憶値を記憶ではな当該からに100円のより、100円のより、100円のより、100円のより、100円のより、100円のより、100円のより、100円のより、100円の表別のより、100円の表別のより、100円の表別のより、100円の表別のよりにより、100円の表別のよりとを比較することにより、当該多値記憶セル2に記憶されている値を判定の出りとを比較することにより、対象をは対象の出りとを比較することにより、対象をは対象の出りとを比較することにより、対象をは対象の出りに対象値を判定のよりに対象値を対象のよりによりに対象値を対象のよりに対象をは表別をは、100円では、10



【特許請求の範囲】

【請求項 1】 少なくとも3値を記憶可能な多値記憶セ

それぞれが前記多値記憶セルの異なる記憶値を記憶可能 な当該多値記憶セルの記憶多値数に応じた数のレファレ ンスセルと.

前記多値記憶セルのデータ読み出し時に、前記複数の レ ファレンスセルのうちの少なくとも2セルからの電流出 力の中間値またはそのド倍を発生させる中間値発生回路

前記中間値発生回路の出力と前記多値記憶 セルの出力ま たはそのK倍とを比較することにより、当該多値記憶を ルに記憶されている値を判定する比較判定回路と を有 する不揮発性半導体メモリ装置。

【詩求項 2】 前記複数のレファレンスセルは、所定数 の多値記憶セル毎に設けられている請求項 1に記載の不 揮発性半導体メモリ装置。

【請求項 3】 前記複数のレファレンスセルへのレファ レンスデータの書き込みは、所定数の多値記憶セルにデ ータが書き込まれるとほぼ同時に行われる詩求項 1また は請求項 2に記載の不揮発性半導体メモリ装置。

【謝求項 4】 前記複数のレファレンスセルと多値記憶 セルとは同一のワード森に接続されている詩求項 1、2 または3に記載の不揮発性半導体メモリ装置。

【詩求項 5】 前記多値記憶セルは、電荷の蓄積量の増 滅ない しは極性の反転が可能なトランジスタにより構成 され、前記レファレンスセルは、前記多値記憶セルを構 成するトランジスタの厚さ方向と時间~の厚さ方向の構 造を有するトランジスタにより構成されている請求項

1、2、3または4記載の不揮発性半導体メモリ装置。 【請求項 6】 前記メモリセルを構成するトランジスタ およびレファレンスセルを構成するトランジスタは、電 荷の善秩が可能なフローティングゲートを有するトラン ジスタ、電荷トラップ機能を持つ絶縁膜を有するトラン ジスタ、強誘電体膜を有するトランジスタのうちのいず れかであ る詩求項 5記載の不揮発性半導体メモリ装置。 【諸求項 7】 前記中間値発生回路は、前記複数のレフ ァレンスセルの出力線のうちの少なくとも2つを選択し て出力袋に流れる電流値を加算する加算回路と、

前記加算回路の加算値の電流を受けて、加算される複数 の電流値の中間値またはそのk倍の値の電流を発生する ようにチャネル幅をチャネル長で除した値相互の関係 を、所定の比率としてあ るトランジスタとにより構成さ れている請求項 1~6のいずれかに記載の不揮発性半導 休メモリ装置。

前記加算回路は、選択した少なくとも2 [詩求項 8] つの電流値を単純加算する諸求項 7に記載の不揮発性半 塔体 メモリ装置。

【詩求項 9】 前記加算回路は、選択した少なくとも2 つの電流値に対する重み付け加算を行う請求項 7に記載 の不揮発性半導体メモリ装置。

【請求項 10】 前記中間値発生回路と前記比較判定回

路とが一体となり、

前記中間値発生回路の一部を構成するトランジスタが、 前記比較判定回路を構成する差動アンプの一部のトラン ジスタを兼ねている詩求項 5~9のいずれかに記載の不 揮発性半導体メモリ装置。

【請求項 11】 上記加算回路の出力電流を電圧に変換 する第1の電流 - 電圧変換トランジスタと、 前記第1の電流 - 電圧変換トランジスタの出力線が接続

され、前記差勢アンプの一部のトランジスタを構成する 差勢アンプ用第1トランジスタと、 前記多値記憶セルの出力線の信号電流を電圧に変換する

第2の電流-電圧変換トランジスタと、 前記第2の電流-電圧変換トランジスタの出力線が接続 され、前記差数アンプの一部のトランジスタを構成する 差動アンプ用第2トランジスタと、を少なくとも有し これら第1の電流 - 電圧変換トランジスタ、第2の電流 - 電圧変換トランジスタ、差動アンプ用第1トランジス タ、差動アンプ用第2トランジスタにおける各チャネル 幅を各チャネル長で除した値相互の関係を、所定の比率 としてあ る諸求項 7、8、9、10のいずれかに記載の

不揮発性半導体メモリ装置。 【請求項 12】 前記第1の電流・電圧変換トランジス タと第2の電流-電圧変換トランジスタとの電圧変換動 作を安定させると共に、前記差動アンプの初期状態を設 定するためのトランジスタが付加してあ る請求項 1 1に 記載の不揮発性半導体メモリ装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、書換え可能な不揮発性 半導体メモリ装置に係り、さらに詳しくは、特にウィン ドウの小さい不揮発性多値メモリの記憶保持特性、書換 え回数、および収率を実質的に向上させることが可能な 不揮発性半導体メモリ装置に関する。

[0002]

【従来の技術】不揮発性半導体メモリ装置では、選択されたメモリセルを構成するトランジスタのデータを読み 取るために、差動アンブが用いられている。差動アンブ では、選択されたメモリセルからの電位信号データまた は電流信号データ(以下、給称して、「信号データ」と も称する)を、基準 電位または基準 電流(以下、総称して、『基準 データ』とも称する)と比較し、信号データ のロ、1判定を行っている。たとえば、信号データが、 基準 データよりも小さい場合には、信号データをOデー タと判定し、その逆の場合には、1 データと判定する。 【0003】基準 データの作成方法の一例として、メモ リセルと同じ回路構成のレファレンスセルを用いること がある.

[0004]

[発明が解決しようとする課題] ところが、従来の不揮 発性半導体メモリ装置では、図11(A)に示すよう に、ロデータ(読み出し時にオフ)が記憶してあ るメモ リセルのしきい値電圧Vth0 は、トランジスタの書換え 特性の劣化、記憶保持の劣化、製造ばらつきなどによ り、時間の軽過(グラフの横軸, logt)と共に低下 してしまう場合がある。この場合、データ読み出し時の ゲート亜圧 Vr よりも低下し、誤作動を生じるおそれが あ る。 なお、図 1 1 (A) 中において、 V thi は、 1 デ -タ(読み出し時にオン)が記憶してあ るメモリセルの しきい値電圧変化を示す。

【0005】この状態を、メモリセルからの電流につい て観察すれば、図 1 1 (B) に示すようになる。 Oデー タが記憶してあ るメモリセルから読み出される電流 i r0 は、時間の経過と共に、境大する。なお、1 データが記憶してあ るメモリセルから読み出される電流 i r1は、こ の例の場合には、時間の経過によらずほとんど一定であ る。 メモリセルを構成するトランジスタが、フローティ ングゲートを有するトランジスタであ る場合に、1デー タが記憶してあ るメモリセルのフローティングゲートに は、電子が注入されていない状態であるからである。 【0006】一方、基準 データを作成するためのレファ レンスセルとしては、従来では、読み出し時にオンとな る (1 データが記憶してあ る) トランジスタを用い、読 み出し時の基準 電流 i rpが、 i r1の一定割合、たとえば 約1/4程度になるように設定しているため、時間の経 過と共に、たとえirlが変化したとしても、基準 電流 i rpはirlの一定割合で変化するので、 1 データ検出時に は、誤作動は回避される。 -方、 ロデータが記憶してあ るメモリセルから読み出される電流 i roが変化し出し て、あ る時点で、基準 電流 i rpを追い越してしまうと、 誤作動するおそれがある。 【0007】特に、"近年、不揮発性半導体メモリ装置の

多値化の動きが活発化してきているが、この多値記憶に あっては上述した問題はさらに深刻である。多値メモリ セルとしては、2値の場合と同様に、たとえばフローディングゲートを有するトランジスタが用いられるが、こ の場合、しきい値電圧をさらに細かいレベルで制御する 必要があ るからである.

[0008] ここで、V (0, 0)、V (0, 1)、V (1, 0)、V(1, 1)の4値を記憶可能なメモリセルの1例を用いて考察すると、レベルロ~レベル3のし きい値電圧分布は、図12に示すように、レベル3 (1, 1) が1.5V~3V、レベル2(1, 0) が 3. 7 ٧~4 ٧、レベル1 (0, 1) が4. 6 ٧~4. 97、レベルロ (0, 0) が5. 6~5. 97である。 そして、多値メモリセルに書き込んだ直後のしきい値電 圧の分布は、図12に示すように急峻である。

【0009】この4レベルにわたってデータが記憶される多値メモリセルからのデータ読み出しは、従来、たと

えば読み出すセルのしきい値電圧とレベル 1 ~レベル3 とを比較することにより記憶値の判定を行う。すなわち **電圧レベルでの比較によりデータの判定を行う** 

【0010】ところが、製造した直後は急峻だったしき い値電圧分布も、書き込みを繰り返すうちにしきい値電 圧のパラツキも大きくなり、しかも保持特性が劣化し、 しきい値電圧にずれが生じることから、たとえば図13 に示すように、一定読出電圧Vrii 、 Vrio 、 Vroo で センスした場合、図中矢印で示す時間より長い記憶時間 で誤動作となる。

【〇〇11】本発明は、かかる事情に鑑みてなされたも のであ り、その目的は、特にウィンドウの小さい不揮発 性多値メモリの記憶保持特性、書換え回数、および収率 を実質的に向上させることが可能な不揮発性半導体メモ リ装置を提供することにある。

[0012]

[課題を解決するための手段] 上記目的を達成するため に、本発明に係る不揮発性半導体メモリ装置は、少なく とも3値を記憶可能な多値記憶セルと、それぞれが前記 多値記憶セルの異なる記憶値を記憶可能な当該多値記憶 セルの記憶多値数に応じた数のレファレンスセルと、討 記多値記憶セルのデータ読み出し時に、前記複数のレフ ァレンスセルのうちの少なくとも2セルからの電流出力 の中間値またはそのk倍を発生させる中間値発生回路 と、前記中間値発生回路の出力と前記多値記憶セルの出 力またはそのk倍とを比較することにより、当該多値記 僚セルに記憶されている値を判定する比較判定回路 とを 有する。ここで k は正の数であ り、中間値の k 倍の出力 は多値記憶セルの出力の内倍と比較するものとする。

【0013】 前記複数のレファレンスセルは、所定数の 多値記憶セル毎に設けられる。また、前記所定数のメモ リセルと複数のレファレンスセルとは、同一のワード線 により接続することにより、これらを同時に駆動(書き 込み、ないし読み出し) することができる。ただし、ほ ぼ同時に駆動できれば、必ずしも同一のワード線で接続。 する必要はない。

【0014】前記メモリセルおよびレファレンスセル は、電荷の蓄積量の増減ないしは極性の反転などにより データを保持する機能を有するトランジスタであ ればご 特に限定されることはなく、たとえば電荷の蓄積が可能 なフローティングゲートを有するトランジスタ、電荷ト ラップ機能を持つ絶縁膜を有するトランジスタ、電積ト 体膜を有するトランジスタなどで構成することができ

【0015】 本発明では、 前記中間値発生回路は、 前記 複数のレファレンスセルの出力線のうちの少なくとも2 つを選択して出力線に流れる各電流値を単純加算または 重み付け加算(加重加算)する加算回路と、前記加算回 路の加算値の電流を受けて、加算される複数の電流値の 中間値またはそのk倍の値の電流を発生するようにチャ

ネル幅をチャネル長で除した値相互の関係を、所定の比率としてあっるトランジスタにより構成されている。

【0016】また、本発明では、前記中間値発生回路と **前記比較判定回路とが-体となり、前記中間値発生回路** の一部を構成するトランジスタが、前記比較判定回路を 構成する差動アンプの一部のトランジスタを兼れている ように構成することができる。この場合において、本発 明では、前記加算回路の出力電流を電圧に変換する第1 の電流-電圧変換トランジスタと、前記第1の電流-電 圧変換トランジスタの出力線が接続され、前記差動アン プの一部のトランジスタを構成する差動アンプ用第1ト ランジスタと、前記多値記憶セルの出力線の信号電流を 電圧に変換する第2の電流-電圧変換トランジスタと、 前記第2の電流-電圧変換トランジスタの出力線が接続 され、前記差動アンプの一部のトランジスタを構成する 差動アンプ用第2トランジスタと、を少なくとも有し、 これら第1の電流-電圧変換トランジスタ、第2の電流 ・電圧変換トランジスタ、差動アンプ用第 1 トランジス タ、羞動アンプ用第2トランジスタにおける各チャネル 幅を各チャネル長で除した値相互の関係を、所定の比率 とすることにより、前記中間値またはそのK倍の値と多 値記憶セルの信号電流またはそのは倍の値との比較判定 を可能とする.

【0017】また、本発明では、前記第1の電流・電圧 変換トランジスタと第2の電流・電圧変換トランジスタ との電圧変換動作を安定させると共に、前記差動アンプ の初期状態を設定するためのトランジスタが付加してあ ることが好ましい。

[0018]

【作用】本発明に係る不揮発性半導体メモリ装置では、 レファレンスセルとして、複数配置され、これらのう ち、多値記憶セルの記憶値に対応付けされたセルにその 記憶値が記憶される。そして、選択された多値記憶セル の読み出し時には、基準 データとして、複数のレファレ ンスセルのうちの少なくとも2セルからの電流出力の中 間値またはそのK倍が発生されて用いられる。このた め、この中間値またはそのk倍の電流は、時間の経過と 共に、多値記憶セルの読み出し時の2データまたはその。 k倍の間(ウィンドウ)を通るように変化する。 したが って、書換え特性の劣化あ るいは記憶保持特性の劣化な どによらず、多値記憶セルに記憶してあ るデータの判定 を正確に行うことができる。また、多値記憶セルを構成 するトランジスタに製造ばらつきがあ ったとしても、レ ファレンスセルを構成するトランジスタにも同様な製造 ばらつきがあ ると考えられ、また、比較判定回路の基準 となる基準 データは、上述した理由により、ウィンドウ 間に位置するので、結果としては、データの読み出しの 正確性が提なわれることはない。したがって、不揮発性 半導体メモリ装置の収率も向上する。 [0019]

【実施例】以下、本発明に係る不揮発性半導体メモリ装置を、図面に示す実施例に基づき、詳細に説明する。図1は本発明の一実施例に係る不揮発性半導体メモリ装置の概略構成図である。

【0020】図1に示すように、本実施例の不揮発性半 革体メモリ装置は、NOR型のメモリであ り、多値メモ リセル2が、マトリックス状に配置してある。 各多値メ モリセル2は、本実施例では、フローティングゲートを 有するトランジスタで構成される。 フローティングゲー トを有するトランジスタでは、図2 (A) に示すよう に、半導体基板3の表面領域あ るいはウェルに形成され たソース・ドレイン領域 4, 4間のチャネル形成領域6 上に、ゲート総縁限8を介して、フローティングゲート 10、中間絶縁限12およびコントロールゲート14が は磨してある。このトランジスタでは、コントロールゲート14(ワード鉄)とソース・ドレイン領域4,4 (ピット終およびソース) とに印加される電圧を制御す ることにより、FN(Fowler Nordheim) 効果などを利用 して、フローティングゲート10に電子を注入または引 き抜きすることにより、トランジスタのしきい値電圧を 変化させ、3値以上のデータ、たとえばV(ロ・ロ)、 V (O, 1)、V (1, O)、V (1, 1) の4値のデ - 夕の書き込み消去を行うことができる。V (O, O)、V (O, 1)、V (1, Q)、V (1, 1)の4 値を記憶可能なメモリセルの場合、レベルロ〜レベル3 のしきい値電圧分布は、図12に示すように、レベル3 (1, 1)が1.5V~3V、レベル2(1, 0)が 3. 7 ٧~ 4 ٧、レベル1 (0, 1) が4. 6 ٧~ 4. 9V、レベルロ (0, 0) が5. 6~5. 9Vである。 そして、今値メモリセルに書き込んだ直後のしきい値電 圧の分布は、図12に示すように急峻である。 【〇〇21】4値の書き込みは、たとえば、まず消去に よってしきい値電圧をレベルロ以上に動かし、次に書き 込みパイアス電圧を印加しながらフローティングゲート に電子を注入し、書き込み動作を中止しては書き込まれた状態を読み出すことを繰り返すべりファイによって上 述した所望のしきい値電圧になった時点で終了する。 【0022】半導体基板3として、たとえばP型の単結 晶シリコンウェーハが用いられたときは、その表面領域 に、N型の単結晶シリコンウェーハが用いられたときに は、その表面に形成されたP型ウェルに多値メモリセル・ 用トランジスタ2が形成される。ソース・ドレイン領域 4,4は、たとえばN型の不純物領域であ り、フローテ ィングゲート 1 O および コントロールゲート 1 4 の作製 後に、イオン注入を行うことにより形成される。 ソース ・ドレイン領域4、4は、LDD構造を有していてもよ し、ゲート指続取8は、たとえば联厚8nm程度の酸化シリコン联で構成される。フローティングゲート10 は、たとえばポリシリコン層で構成される。 なお、図示 省略してあ るが、フローティングゲート 1 0の側面は、

.

47.0

2.5

・ は、たとえば酸化シリコン酸、あ るいは O N O 膜(酸化 ・シリコン酸と窒化シリコン酸と酸化シリコン酸との核母酸)などで構成され、その解厚は、たとえば酸化シリコン酸換算で 14nmであ る。コントロールゲート 14は、たとえばポリシリコン酸、あ るいはポリサイド酸(ポリシリコン酸とシリサイド酸との核母膜)などで構成される。

【0023】図1に示すように、本実施例では、各行の多値メモリセル2毎に、4個のレファレンスセル16 a, 16b, 16c, 16dが配置され、同一のワード 級18で同時に駆動可能になっている。多値メモリセル2とレファレンスセル16a, 16b, 16c, 16dとは、厚さ方向の構造が時同一であるトランジスタが、図2(A)には、野ではなっている。をは、図2(A)により構成される。厚さ方向の構造が同一であるとは、タに、「ないではないであるとは、ロファレンスセル16 x 16b, 16c, 16dを構成するトランジスタである場合には、レファレンスセル16 a, 16b, 16c, 16dを構成するトランジスタも、同様な構造および映厚を有するという意味でなどが相違しても良い。

【0024】各行のレファレンスセル16a,16b,16c,16dは、記憶値があらかじめ決められており、たとえば、多値メモリセル2にデータV(0,0)~V(1,1)のいずれかが書き込まれる毎に、レファレンスセル16aにはV(0,0)、レファレンスセル16cにはV(0,1)、レファレンスセル16cにはV(1,0)、レファレンスセル16dにはV(1,1)がそれきき込まれる。特定のレファレンスにはV(1,0)がそれを選けるために、1つのレファレンスセルに特定のデータを投り返しき可能であり、それを選けるために、1つのレファレンスセルに特定のデータを投り返しき可能であまり、それを選けることも可能であまり、たとえばワード執18にカウンタを投げして、現在レファレスセル16aへを受け持っているかわかるようにしておく。

【0025】ワード線18は、行デコーダ20に接続してある。多値メモリセル2のトランジスタのドレイン領域は、ビット線22を通して、列デコーダ24に接続してある。そして、レファレンスセル16e,16b,16c,16dのトランジスタのドレイン領域は、ビット線22を通して、該出電圧/書き込み電圧切換回路50に接続してある。

【0026】行デコーダ20、列デコーダ24および読出電圧/書き込み電圧切換回路50には、書き込み電圧駆動回路26および読み出し電圧駆動回路28が接続してある。これら駆動回路26,28で設定された電圧は、行デコーダ20により選択されたワード線18と、列デコーダ24、読出電圧/書き込み電圧切換回路50

により選択されたビット線22を通して、特定の多値メモリセル2およびレファレンスセル16a, 16b, 16c, 16dに印加され、データの消去および書き込みがなされる。

【0027】レファレンスセル16a, 16b, 16c, 16dが接続されたビット線22には、読出電圧/書き込み電圧切換回路50を介して(あるいは直接的に)、ビット線22から検出される2つの電流値を選択して単純加算または加重加算(和算)は発生回路30は、たとえば後述して開発される。中間値発生する中間が発生する時に示すように、各レファレンスセル16a, 16c, 16dが接続されたビット線22にそれるののであります。16c, 16dが接続されたビット線22にそれるののののでは、ケードオでの制御によりオン/オフされるMOSトランジスタと、これらMOSトランジスタの出力に線を接続する。いれゆる流出力をイヤードオで記線のMOSトランジスタに、これらMOSトランジスタに、これらMOSトランジスタに、これらMOSトランジスタに、これらMOSトランジスタに、これらMOSトランジスタに、これに関連されている。これに対象されたにより単純加算が行われる。

【0028】中間値発生回路30の出力は、比較判定回路32の一方の第1入力端子32aに接続される。比較判定回路32の他方の第2入力端子32bには、列デコーダ24により選択されたビット線22を通して、読み出し時に選択された多値メモリセル2に記憶してあるデータ(本実施例では、電流)入力する。なお、中間値発生回路30の一部と比較判定回路32とは、後述するように一体化することができる。

【0029】多値メモリセル2およびレファレンスセル16a,16b,16c,16dに記憶してあるデータを消去するには、ワード執18、ビット執22、ソース、基板に所定電圧、たとえばワード執50に20を印加してフローティングゲートへ電子を注入はよい。【0030】図1に示す行デコーダ20およびリテコーダ24により選択される特定の多値メモリセル2に、データV(0,0)、V(0,1)、以1,1)を書き込むには、消去によってした、にで加えた後、書き込み電圧駆動回路26が一つ。、V(1,1)を書き込み電圧駆動回路26が一つ。、でリト執22へたとえば+5Vの書き込みで上での手によってした所望のしまいにないた、フローティングゲートから電子を引き出し、ペリファイ動作によって上述した所望のしまいは暗にといく(0,0)の、V(0,1)の、V(1,1)のになった時点で終了する。

化多数 医抗反射量 智

Since

. 3

【0031】図1に示す行デコーダ20および列デコーダ24により選択される特定の多値メモリセル2からのデータの読み出し時には、読み出し電圧駆動回路28から、特定の多値メモリセル2のワード線18およびビット線22へ、所定電圧、たとえばワード線18に

Vr00 、Vr10 、Vr11 などの電圧(3V~5.5 V)、ビット線に~1 Vを印加する。

【0032】本実施例では、特定の多値メモリセル2か らのデータの読み出しと同時に、その特定の多値メモリ セル2と同じワード級18で接続してあ る4個のレファ レンスセル 1 6a, 1 6b, 1 6c, 1 6 d からも同時 にデータを読み出す。 選択された多値メモリセル 2から 読み出されたデータ電流は、ピット森 22、列デコーダ 24を通して、比較判定回路32の第2入力端子32b **へ入力する。一方のレファレンスセル16g,16b,** 16c, 16dから読み出されたレファレンスデータ電 ir01 、ir10 、ir11 は、読出電圧/書き 込み電圧切換回路50を通して中間値発生回路30に入 カする。中間値発生回路30において、入力した4つの **電流のうちの2つが選択的に加算され、さらに2つの電** 流値を有する中間値またはそのk倍の値の電流!reが生 成され、この中間値電流 Ireが比較判定回路 32の第 1 入力据子32aへ入力する。

[0033] 中間値電流 ireの長期時間経過に対する変 化は、図3の曲線 i re00で表わすことができる。 すなわ **ち、データ∨ (ロ, ロ) が記憶してあ る多値メモリセル** 2から読み出されるデータ電流 i data(0,0) の変化に合 わせて、中間値電流 i re00も変化し、ウィンドウの中間 に位置しようとする。その結果、図1に示す比較判定回 路32では、第1入力端子32gへ入力される中間値電 流 i re00に基づき、第2入力端子32 bへ入力される選 択された多値メモリセルの読み出し電流 i data(0,0) . idata(0,1)のV(O,O)、V(O,1)の判定を正 確に行うことができる。第2入力端子32gへ入力される選択された多値メモリセルの読み出し電流( data(0,0) , i data(0,1) , i data(1,0) , i data(1.1) またはそれらのk倍の値と、中間値電流 i re (ire(0,0), ire(1,0), ire(1,1) ) またはそれらのk 倍の値との大小比較により、多値メモリセル2には、デ -9V (0, 0) V (0, 1) V (1, 0) V (1, 1) のうちのいずれが記憶してあ ると判定でき

. .

3. (0034) この比較判定回路32による判定は、図3に示すように、時間の軽適と共に、メモリセルの記憶特性あるいは書換え特性が劣化したとしても、従来に比較して、一桁以上の長期間にわたり、正確性を保ち続けることができる。また、ターカール2に受けませんである。また、レファレンスセル15e,16c,16cにも同様な製造ばらつきがあったとしても、レファレンスセル15e,16c,16cにも同様な製造ばらつきがあると考えられ、また、比較判定回路32の基準となる基準データ、(中間値またはそのκ倍の電流)は、上述した理由により、ウィンドウ間に位置するので、結果としては、データの読み出しの正確性が損なわれることとない。(0035) なお、本発明は、上述した実施例に限定されるものではなく、本発明の範囲内で種々に改変するこ

とができる。たとえば、前記実施例では、フローティングゲートに電子を徐々に放出して所望のデータを書き込む場合について説明したが、本発明はこれに限定されず、フローティングゲートから電子を徐々に注入する場合でもよい。

【0036】また、図1に示す実施例では、書き込み電圧駆動回路26および読み出し電圧駆動回路28は、多値メモリセル2とレファレンスセル16s, 16b, 16c, 16dとで共用したが、それぞれについて別途配置することも可能である。

【0037】また、多値メモリセル2とレファレンスセル16a, 16b, 16c, 16dとは、必ずしも同一のワード線18で、同時に駆動する必要はなく、別々のワード線と、別々の駆動回路を用いて、ほぼ同時に駆動するように構成することもできた例に限定されが、シファレンスセル16a, 16b, 16c, 15dと多値メモリセル2との間、あるいはその他の位置に配置することも可能である。

【0038】また、多値メモリセル2およびレファレンスセル16g,16g,16g,16g,16dの回路構成は、図1に示す例に限定されず、図4(A)に示すように、ソース線40が各列毎に分割されたタイプ、あるいは図4(B)に示すように、セルトランジスタ2,16g,16g,16g,16g,16g,16g,10gを分してソース線40に接続してあるタイプであっても良い。なお、多値メモリセル2と、レファレンスセル16g,16g,16g,16g。

【0039】また、各セルトランジスタ2, 16a, 16b, 16c, 16dは、電荷を審核・消去可能なトランジスタで構成されれば、特に限定されず、図2(B)に示すように、MONOS型のセルトランジスタであっても良い。図2(B)に示す例では、半導体基板3の表面に、ONO膜44が接層してあり、デ・レイン領域4は、が記実施例と同様である。ソース・ド・レイン領域4は、が記実施例と同様である。ONO膜44は、SiO2/SiN/SiO2の三層構造の膜であい、たとえば以下の方法により成膜される。

【0040】まず、半導体基板3の表面を無酸化し、2nm程度の酸化膜を成膜し、その無酸化膜上に、約9nm程度の酸化膜を成膜し、その無酸化膜上に、約5nm程度の空化シリコン膜をOとのはなどで酸化膜を形成する。このような工程により、三層構造のONO膜は、低リーク電流で膜厚制御性に優れている。また、ONO膜は、既中の空化シリコン膜内はよび空化シリコン膜とシリコン酸化・サーンでであり、メモリカロに、電子をトラップすることが可能として機能する。また、同Nにメモリ機能を有するに使いまして、のN膜(SiN)、N膜(SiN)

単独)も知られている。ゲート電極45は、たとえばポ リシリコン膜、あ るいはポリサイド膜などで構成され、 ワード線18として機能する。

[0041] 図2(C)に示す例では、半導体基板の表 面に、膜厚約10mm程度のゲート絶縁膜8を介して、 フローティングゲート10、映厚300mm程度の強誘 **電体薄膜48およびコントロールゲート14が枝磨して** ある。図2(A)に示す例と同一部材には、同一符号を 付し、その説明は省略する。この例では、強誘電体薄膜 48を利用して、多値メモリセルを構成している。な お、前述したように、多値メモリセルとレファレンスセ ルとは、厚さ方向に略同一構造であ ることが望ましい。 【0042】次に、中間値発生回路30と比較判定回路 32とを含むセンスアンプ回りの具体的回路構成につい て図5を参照しつつ説明する。図5に示す実施例では、 トランジスタQ2 , Q3 , QRA, QDAが、正帰選のあ る 差動アンプ回路を構成し、トランジスタQ1 がその差動 アンプ回路の駆動用スイッチである。また、トランジス QQR1 が、選択的に加算された電流を電圧に変換し、ト ランジスタQRAのゲートへ入力する回路である。また、 トランジスタQD1は、多値メモリセル2からの信号電流 i dataを電圧に変換し、トランジスタ QDA のゲートへ入 カにするための回路である。なお、信号電流idataは、上述したように、多値メモリセル2に記憶してあるデータがV(0,0)の場合にはidata(0,0)、V(0,1)の場合にはidata(1,0)、V(1,0)の場合にはidata(1,1)で あ る。図5中、トランジスタQ1 , Q2 , Q3 は、Nチ ャネル型トランジスタ(またはPチャネル型トランジス タ)であり、トランジスタQRA、QDA、QRI、QDIは、 対記トランジスタとは逆極性のPチャネル型トランジス タ (またはNチャネル型トランジスタ) であ る。 【0043】 さらに、図5に示す回路では、トランジス 9Q4, QR0,4Q00を、図5に示す接続関係で付加する ことにより、電圧変換を安定化させると共に、差動アン プ回路の初期状態を設定して安定動作させている。これ

QQ4,QR0,6Q00を、図5に示す時間には、ドランシスタQ4,QR0,6Q00を、図5に示す接続関係で付加することにより、電圧変換を安定化させると共に、差勢でしたランジスタQ4,QR0,Q00は、Pチャネル型トランジスタ(またはNチャネル型トランジスタ)である。トランジスタQR0,QD0のゲート(\*)には、センス時にはハイレベルに切り換えられるストローブ信号STB2は、ハイレベルに切り換えられた後に、ハイレベルに設定される。ただし、がれる。また、ストローブ信号STB2は、ストローブ信号STB1に切り換えられた後に、ハイレベルに設定される。に「QQ441またま型トフブロ路ののB442という

【〇〇44】また、差動アンブ回路の初期状態を設定して安定動作させる未子として、1つのアチャネル型トランジスタ(またはNチャネル型トランジスタ) Q4 の代わりに、図6に示すように、2つのアチャネル型トランジスタ) Q5 、Q6

を設け、両トランジスタQ5 , Q6 のケートは、上述した図5の回路の場合と同様にストローブ信号 ST B 2の供給ラインに接続し、両トランジスタQ5 , Q6 の接続点を初期設定電位2に接続した構成とすることも可能である。

【0045】また、中間値発生回路30は、図5に示すように、各レファレンスセル16a, 16b, 16c, 16dが接続されたビット袋22にそれぞれ設けられ、ゲート電圧の制御によりオン/オフされるNチャネル型トランジスタQRSO, QRSO, QRSO, QRSO と、これらトランジスタの出力配線を接続するワイヤードオア配線と、このワイヤードオア配線の加算電流出力を1/2するようにサイズ(W/L)比が調整された1対のトランジスタQRI, QRMにより構成される。すなわち、トランジスタQRI, QRMは中間値発生回路30と比較判定的路32とで共用されており、この意味で両回路は一体的に構成されている。

【0046】図7に、読み出し時におけるワード線18への印加電圧、中間値発生回路30のトランジスタQRS0,QRS1,QRS2,QRS3のゲートG00,G01,G10,G11への制御信号、並びに比較判定回路32へのストローブ信号STB1,STB2、およびトランジスタQ1のゲートG1への活性化信号ACTのタイミングチャートを示す。

【0047】この実施例では、読み出しモードに設定されると、アドレス指定されたワード線18およびピット線22が所定電圧に保持されて、選択された多値メモリセル2によりその記憶データに応じたデータ電流はdata、具体的には多値メモリセル2に記憶してあるデータがV(0,0)の場合にはidata(0,0)、V(0,1)の場合にはidata(1,0)、V(1,0)の場合にはidata(1,1)が流れ、比較判定回路32のトランジスタQDIに流む込む。また、選択された多値メモリセル2と同一のワード線18に接続されたレファレジスセル16a,16b,16c,16dからピット線22にレファレンスデータ電流ir00、ir01、ir10、ir11が流れ、ごのはのでは、設出電圧/書き込み電圧切換回路30を通して中間値発生回路30に入力される。

【0048】中間値発生回路30においては、入力した 4つの電流のうちの2つが選択的に加算され、この加算 値電流が比較判定回路32のトランジスタQRIに流れ込 み、選択的に加算された電流が電圧に変換され、トラン ジスタQRAのゲートへ入力される。

【0049】中間値電流ireを、加算電流の1/2と設定する場合には、トランジスタQRA、QDA、QRI、QDIのチャネル寸法関係を、下記の表1 (A) ケースロに示すような関係に設定する。

【0050】中間値電流の2倍とデータ電流の2倍とを 比較する場合は表1(A)ケース1、表1(B)に示す ようにトランジスタQ2, Q3, QRA, QDA, QR1, Q D1のチャネル寸法関係を設定する。この場合は、k=2 に相当する。

[表1]

(A)

### O2 と O3 とが同一寸法比(W/L比)の場合

	ケース!	ケースド
QRA のチャネル福 W/チャネル英 L(比)	QRI と向じ	ORt Ø 1/2
		001 と同じ

#### (B) QRIとQRA、QDIとQDAとが同一寸法比(W/L比)の場合

	ケースし
02øW/L#	○202倍

7.

٤,

【0052】なお、トランジスタQ2 とトランジスタQ 3 とは、同一寸法であったが、表1の(B)に示すよう トランジスタQR1とQRA、トランジスタQD1とQDA が同一寸法比(W/L比)の場合でも、トランジスタQ 2 のW/L比をトランジスタQ3 のそれの二倍とすることで、実質的な1/2回路を構成することもできる。こ のときも、1/2回路は、差動アンプと一体化してしま っている。なお、一体化とは、それぞれが共通したトラ ンジスタを有していることと本発明では定義する。 【0053】比較判定回路32では、読み出しモード時 に、トランジスタQ1 のゲートG1へViss(ローレベ ル) からVm(ハイレベル)へと変化するランプ電圧入 カACTを印加して活性化され、選択された多値メモリ セル2の読み出し電流 i data(0,0) 、 i data(0,1) 、 i ・ data(1,0) 、 idata(1,1) と、中間値電流 i reとの大小 比較により、多値メモリセル2には、データン(0) O) 、V (O, 1)、V (1, 0)、V (1, 1) のうちのいずれかが記憶してあると判定される。 【0054】なお、具体的な中間値発生回路30におけ る加算すべきレファレンスセル16a, 16b, 16 c, 16dによる読み出し電流の選択、並びに比較判定 回路32における比較判定動作は、たとえば図7に示す ように行う。すなわち、まずワード線 1 8 に電圧 Vr 11 を与え、トランジスタQRS3 のゲート G11およびQRS2 のゲートG10にハイレベルの信号を供給し、レファレン スセル16dと16cによるレファレンスデータセル電 流ir11 とir10 とを合流させて加算する。このときト ランジスタQRSI のゲートG01およびQRSO のゲートG 00人の供給信号はローレベルに保持する。この合流電流 が比較判定回路32に入力されて1/2され、多値メモ リセル2に記憶してあ るデータがV(1, 1)であ る

か、あ るいはV (1, 0)、V (0, 1)、V (0, 0) であ るか判定される。 【0055】 次に、中間値発生回路30のトランジスタ QRS3 のゲートG11への信号をローレベルに切り換え、 ワード執1 8に奄圧Vr10 を与え、トランジスタQRS2 のゲートG10人の信号はハイレベルに保持したまま、ト ランジスタQRSI のゲートGOIへの信号をハイベルに切 り換えて、レファレンスセル15cと15 bによるレファレンスデータセル電流 i r10 と i r01 とを合流させて加算する。この合流電流が比較判定回路32に入力され - て1/2され、多値メモリセル2に記憶してあ るデータ が (1,0) であるか、あるいは V(0,1)、 V(0,0) であるか判定される。 【0056】次に、中間値発生回路30のトランジスタ QRS2 のゲートG10への信号をローレベルに切り換え、 ワード線 1 8 に電圧 Vr00 を与え、トランジスタ QRS1 のゲートG01人の信号はハイレベルに保持したまま、ト ランジスタQRSO のゲートG00への信号をハイベルに切 り換えて、レファレンスセル166と169によるレフ ァレンスデータセル電流 irO1 とirOO とを合流させて 加算する。この合流電流が比較判定回路32に入力され て1/2され、多値メモリセル2に記憶してあ るデータ が٧ (0, 1) であ るか٧ (0, 0) であ るか判定され 【0057】このように本実施例においては、中間値発 生回路30および比較判定回路32において3度の選択 的な加算および差動アンプにおける比較判定を行うこと により、多値メモリセル2の記憶データを判定できる。 なお、中間値発生回路 3 D のトランジスタQRSO ~ Q

RS3 に対する切り換え制御は、図7に示す例に限定され

ない。図7の場合とは逆に、トランジスタQRS0とQ

RS1 側から順次媒通状態となるように制御してもよい。 【0058】 また、たとえば、まずトランジスタQRS1 とQRS2 を導通状態にして、多値メモリセル2に記憶してあるデータがV(1, 1) またはV(0, 0) であるか、あるいはV(0, 1) またはV(0, 0) であるか、た比較判定回路32で判定した後、その判定結果に基づいて、トランジスタQRS3 とQRS2 またはトランジスタQRS1 とQRS0 が導通状態となるように制御することにより、多値メモリセル2に記憶してあるデータがV(1, 1) またはV(1, 0) であるか、あるいはV(0, 1) またはV(1, 0) であるか、を判定できる。この場合、中間値発生回路30および比較判定回路32において2度の選択的な加算および差勢アンプにおける比較判定を行うことにより、多値メモリセル2の記憶データを判定できる。

【0060】図9に示す論理回路は、3入力2出力の論 理回路であって、入力端TIN1 には図8の比較判定回路 32 bの出力信号OUT2 が入力され、入力端TIN2 に は図8の比較判定回路320の出力信号OUT3が入力 され、入力端 TIN3 には図8の比較判定回路 32 a の出 カ信号OUTIが入力される。入力端TINIに入力され た信号OUT2 は、2つのうちの一方の出力端TOUTIか ら直接信号Aとして出力されるとともに、2入力オア (OR) 回路38の一方の入力端に入力される。入力端 TIN2 に入力された信号OUT3 は、否定(反転; NO T) ) 回路34にて反転作用を受けて、2入力アンド (AND) 回路35の一方の入力端に入力される。また、入力端TIN3に入力された信号OUT1は、アンド 回路36の他方の入力端に入力される。アンド回路36 の論理様の結果がオア回路38の他方の入力端に入力さ れ、その論理和結果が出力端TOUT2から信号Bとして出 力される。この論理回路においては、出力信号Aがハイ レベル「H」の場合にはメモリセル2のMSBが論理 「1」、ローレベル「L」の場合にはメモリセル2のM SBが論理「0」を示し、出力信号Bがハイレベル

「L」の場合にはメモリセル2のLSBが論理「1」、 ローレベル「L」の場合にはメモリセル2のLSBが論理「0」を示す。

【0061】ところで、上述した図5に示す回路では、 ワイヤードオア配線により単純加算がなされるが、一般 的に加重加算を行うためには、図10に示すような回路 に構成される。この場合、読出電圧/書き込み電圧切換 回路50の4つの出力の各々に対してゲート電圧の制御 によりオン/オフされる2つの第1 および第2のMOS トランジスタが並列に接続され、4つの第1のMOSト ランジスタQRSO , QRS1 , QRS2 , QRS3 の出力配線 を接続するワイヤードオア配線と、 このワイヤードオア 配線の電流出力をn/k倍するようにサイズ(W/ L) が調整された複数のMOSトランジスタQRI, QRA、並 びに4つの第2のMOSトランジスタQ'RSO,Q' RS1 , Q' RS2 , Q' RS3 の出力配線を接続するワイヤ ードオア配線と、このワイヤードオア配線の電流出力を m/k倍するようにサイズ (W/L) が調整された複数 のMOSトランジスタQ'R1,Q'RAにより構成され る。ここで、n+m≦kとする。このような構成において、トランジスタQR1', QRA', QR1, QRAの寸法比 を所望の値に設定し、QRSO ~ QRS3 および QRO'~ Q'Rs3 のうち各々 1つのトランジスタをオンとするこ とにより、2つのレファレンスセルの電流の、いわゆる 重み付け加算を実現できる。

【0062】なお、上述した実施例では、図10に示す実施例を除いては、中間値を2つの電流値の和の1/2として説明したが、これに限定されるものではなく、2つの電流値間の値であればよい。また、上述した実施例では、すべてN0R型のメモリについて説明したが、本発明は、これに限定されず、NAND型、AND型、DNOR型などに対しても適用することが可能である。

また、上述した実施例では、多値は4値として説明したが、3値、5値、…8値などでも、本発明に適用できることはいうまでもない。

【発明の効果】以上説明してきたように、本発明によれば、特にウィンドウの小さい不揮発性多値メモリ装置において、音換え特性の劣化あるいは記憶保持特性の劣化などによらず、多値メモリセルに記憶してあるデータの判定を正確に行うことができる。また、多値メモリセルに製造ばらつきがあったとしても、レファレンスセルにも同様な製造ばらつきがあると考えられ、また、比較判定回路の基準となる基準データ(中間値電流)は、ウィンドウ間に位置するので、結果としては、データの読み出しの正確性が損なわれることはない。したがって、不揮発性半導体メモリ装置の収率も実質的に向上する。

【図面の簡単な説明】

. .

٠.

【図1】図1は本発明の一実施例に係る不揮発性半導体 メモリ装置の概略構成図である。 【図2】図2(A)は本発明の一実施例に係るメモリセルの要部断面図、同図(B)は本発明の他の実施例に係るメモリセルの要部断面図、同図(C)はさらにその他の実施例に係るメモリセルの要部断面図である。

【図3】図3は本発明に係る不揮発性半導体メモリ装置の中間値電流の経時変化を示すグラフである。

【図4】図4(A)は本発明の他の実施例に係るメモリ セルの回路構成図、同図(B)はさらにその他の実施例 に係るメモリセルの回路構成図である。

[図5] 図5は本発明の具体的な実施例に係る不揮発性 半塔休メモリ装置のセンスアンブ回りの回路図である。 [図6] 図6は本発明の具体的な実施例に係る不揮発性 半塔休メモリ装置のセンスアンブ回りの他の構成例を示す回路図である。

【図7】図7は図5の回路の各部に供給される信号のタイミングチャートである。

【図8】図8は本発明の具体的な実施例に係る不揮発性 半媒体メモリ装置の任意の2つのレファレンスセルの電 流の中間値とデータとを比較する3つの比較判定回路を 設けた構成例を示す回路図である。

【図9】図9は本発明に係る多値情報を演算する論理回路の構成例を図である。

【図10】図10は本発明の具体的な実施例に係る不揮発性半路体メモリ装置の重み付け加算(加重加算)回路を有するセンスアンプ回りの構成例を示す回路図であ

【図 1 1】図 1 1 (A) は従来例に係るメモリセルの経

時変化を示すグラフ、同図(B)は従来例に係るメモリ セルの経時変化および基準 電流の経時変化を示すグラフ である。

【図 1 2】図 1 2 は 4値 メモリセルのしきい値電圧分布を示すグラフである。

【図 1 3】図 1 3 は 4 値 メモリセルの経時変化を示すグラフである。

【符号の説明】

2… メモリセル

3… 半導体基板

4… ソース・ドレイン領域

**5… チャネル** 

8… ゲート絶縁膜

10… フローティングゲート

12… 中間絶縁膜

14… コントロールゲート

16a, 16b, 16c, 16d… レファレンスセル

18… ワード級

20- 1757-9

22… ピット線 24… 列デコーダ


26… 書き込み電圧駆動回路


28… 読み出し電圧駆動回路


30… 中間値発生回路


32, 32a, 32b, 32c… 比較判定回路


50… 読み出し電圧/書き込み電圧切換回路















































# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

# **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARKS ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

# IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.